MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

Patent number:

JP2001352058

Publication date:

2001-12-21

Inventor:

IINUMA TOSHIHIKO; MATSUO KOJI

Applicant:

1750

TOSHIBA CORP

Classification:

international:

H01L29/78; H01L21/336; H01L21/28; H01L21/76

- european:

Application number:


JP20000174058 20000609

Priority number(s):

Report a data error here

Abstract of JP2001352058

PROBLEM TO BE SOLVED: To realize a salicide process whereby the thermal resistances of CoSi2 films are improved. SOLUTION: CoSi films 10 are formed in a self-aligned way, on source/drain diffusion layers 6 and on a gate electrode 5. Next, after implanting carbon ions or xenon ions into the CoSi films 10, the CoSi films 10 are transformed by heat treatment into CoSi2 films 11, having resistances lower than those of the CoSi films 10.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許广 (JP)

(2) 公開特許公報(A)

(11)特許出版公開發导 特第2001 — 352058 (P2001 — 352058A)

(43)公開日 平成13年12月21日(2001, 12.21)

(51) int.C1'		被別記号	' F 'I		Ŧ	了 (71-)"(多考)	
HOIL	29/78		HOIL	21/28	В	4M104	
	21/336			••	801D	6F.082	
	21/28				3015	5F040	
		301		29/79	301P		
		•		21/76	L		
			容效情求 未請求 精	水理の数14 OI	(全18頁)	是我百亿就く	

(21) 出職番号

(22) 出讀日

AND SPACE

特別2000-174058(P2000-174058)

平成12年6月9日(2000.6.9)

(71) 出版人 000003078

模式会社家艺 東京都接区芝紹一丁目1番1号

MANAGEMENT IN THE

(72)発明者 飯形 使穿

种东川県横浜市橋子区新杉田町8番地 株

式会社束艺模拟事業所内

(72)発明者 楼尾 浩司

种来川県横浜市場子区新杉田町8番地 株

式会化束艺模赛事業所內

(74)代題人 100068478

弁樹土 例红 武彦 (916名)

最終度に載く


(54) [発明の名称] 半導体装置の製造方法

(57)【要約】

【課題】 CoSi2 膜の耐熱性の向上を図れるサリサイドプロセスを実現すること。

【解決手段】ソース/ドレイン拡散層 5 およびゲート電 を 5 の上に cosi 膜 1 Oを自己整合的に形成し、次に cosi 膜 1 O中に炭素またはキセノンをイオン注入し てから、熱処理により Cosi 膜 1 Oをそれよりも低抵 抗の Cosi

2 膜 1 1に変える。



【特許請求の範囲】

【請求項1】単結品シリコンからなる基板の素子形成領 域内にMOSFETのソース/ドレイン拡散層および上 面がポリシリコンからなるゲート電極を形成する工程 と

対記ソース/ドレイン拡散層および前記ゲート電極の上 にコパルドモンシリサイド膜を自己整合的に形成する工 程と、

前記コパルトモノシリサイド映中に窒素以外の元素を導入した後、無処理により前記コパルトモノシリサイド映をコパルトモノシリサイド映に変える工程とを有することを特徴とする半導体装置の製造方法。

【請求項3】単結晶シリコンからなる基板の素子形成領域内にMOSFETのソース/ドレイン拡散層および上域内にMOSFETのソース/ドレイン拡散層および上面がポリシリコンからなるケート電極を形成する工程

前記ソース/ドレイン拡散層および前記ゲート電極の上 にコパルトモノシリサイド棋を自己整合的に形成する工 程と、

無処理により前記コバルトモノシリサイド膜をコバルト ダイシリサイド膜に変える工程と、

前記コハルトダイシリサイト限中に窒素以外の元素を導入する工程とを有することを特徴とする半導体装置の製造方法。

【請求項4】前記コバルトダイシリサイト限中に、前記元素の濃度のピークが存在するように、前記コバルトダイシリサイド限中に前記元素をイオン注入法により導入することを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項 5】前記元素は、キセノン、クリプトン、アルゴン、アンチモン、インジウムまたは炭素であることを特徴とする請求項(ないし4のいずれか(項に記載の半 媒体装置の製造方法。

[請求項 6] 前記キセノン、前記クリプトンおよび前記 アルゴンの濃度のピークは1×1014/om2以上、前 記アンチモン、前記インジウムおよび前記炭素のピーク は1×1015/om2以上であることを特徴とする請求 項5に記載の半導体装置の製造方法。

【請求項7】単結晶シリコンからなる基板の素子形成領域内にpチャネル型のMOSFETのソース/ドレイン拡散層およびゲート電極を形成する工程と、

前記ソース/ドレイン拡散層および前記ゲート電極の上

にコパルトモノシリサイド膜を自己整合的に形成する工 程と

前記コパルトモノシリサイド映を自己整合的に形成する 前に、前記ソースノドレイン拡散層中にインジウムまた はガリウムを導入する工程と、

無処理により前記コバルドモノシリサイド既をコバルト ダイシリサイド既に変える工程とを有することを特徴と する半媒体装置の製造方法:

【請求項8】前記インジウムまたは前記ガリウムを導入する工程は、イオン注入法を用いて行い、かつ前記インジウムまたは前記ガリウムのドーズ量を1×1.014/6m2以上に設定することを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項 9】 前記ゲート電極は、上面がポリシリコンからなるゲート電極またはメタルゲート電極であることを特徴とする請求項スまたは 9 に記載の美導体装置の製造。 (1) (1) 方法。

19 July 18.

(「請求項 1.01 単結晶シリコンからなる基板の素子形成 領域内に pチャネル型のMO SFETのソース/ドレイ ソ拡散層および上面がポリシリコンからなるゲート電極 を形成する工程と、

前記ソースンドレイン拡散層および前記ゲート電極の上 にコバルトモノシリサイド膜を自己整合的に形成するエ

前記コパルトモノシリサイド陛下の前記ゲート電極の前記ポリシリコンからなる多結品領域中に変素、酸素および炭素の少なくとも1つ以上の元素を導入する工程と、無処理により前記コパルトモノシリサイド映をコパルトダイシリサイド映に変える工程と、

このコパルトモノシリサイト膜をコパルトダイシリサイト膜に変える工程の前に、前記元素が導入される前記ゲート電極の前記ポリシリコンからなる前記多結晶領域を非晶質化または微結晶化する工程とを有することを特徴とする半導体装置の製造方法

【請求項11】前記多結晶領域を非晶質化または微結晶化する工程は、イオン注入法により、シリコンに対して電気的に中性な元素を前記ゲート電極中に注入する工程を含むことを特徴とする請求項10に記載の半導体装置の製造方法。

【請求項12】前記シリコンに対して電気的に中性な元 素は、シリコン、ゲルマニウム、アルゴン、クリプトン またはキセノンであることを特徴とする請求項11に記 載の半導体装置の製造方法。

(請求項13) 前記多結晶領域を非晶質化または微結晶 化する工程は、イオン注入法により、シリコンに対して ドーパントとなる元素を前記ゲート電極中に注入する工程を含むことを特徴とする請求項10に記載の半導体装 置の製造方法。

【請求項14】前記シリコンに対してドーパントとなる 元素は、理素、ガリウム、インジウム、リン、世素また はアンチモシであることを特徴とする詩求項13に記載の半導体装置の製造方法。

【発明の詳細な説明】

[,0001]

【発明の属する技術分野】本発明は、MOSFETのソース/ドレイン拡散層およびゲート電極の上にコバルトダイシリサイド膜を自己整合的に形成する工程を有する半等体装置の製造方法に関する。

[0002]

【従来の技術】近年の微細化の進んだ半導体素子、特に高速動作を目的としたMOSFETにおいては、寄生抵抗を低遊するために、ソース/ドレイン拡散層(単結晶シリコン)およびゲート電極(ポリシリコン)の表面に自己整合的に金属建化物をはりつけるという。いわゆるサリサイド(SALICIDE Self Aligned Silicide)技術を、用いることが必要になっている。金属建化物としては、特にゲート長がロードで、15 m以下の世代においては、コバルトダイシリサイド(CoSi2)が広く用いられるようになってきている。

【〇〇〇3】その理由は、一つに比核抗が2〇p〇・cm程度と低いことである。そして二つ目としては、コパルトシリサイドでは細線効果が現れないためである。この細線効果とは、比核抗がコパルトシリサイドと同程度のチタンシリサイドにおいて現れている現象で、ゲートの細線化とともに比核抗が上昇する現象のことである。このように、コパルトシリサイドは微細化していくデバイスに適応可能な材料である。

【0005】 次に図9(b)に示すように、ゲート酸化 関64を形成した後、その上にアンドープのポリシリコ ン限を堆積し、これをパターニングしてゲート電極65 を形成する。次に同図(b)に示すように、例えば砒素 のイオン注入とRTA(Rapid Thermal Annealing)等 の熱処理によって、n型の浅いソースノドレイン拡散層 (エクステンション拡散層)66を形成する。

【0006】次に図9(o)に示すように、全面にシリコン変化膜を堆積し、これにRIE等の異方性エッチングを施すことにより、ゲート側壁絶縁膜(スペーサ)としてのシリコン変化膜67を形成する。

【0007】次に同図(o)に示すように、シリコン室・化膜67 およびケード電極65をマスクにして例えば砒素のイオン注入を行って、n型の深いソースパドレイン拡散層68を形成する。

【0008】この後、RTA等の熱処理によって、ソース//トレイン拡散層68中の世素等の不純物の活性化を

行う。このとき、ソースノドレイン拡散層68の形成時のイオン注入および熱処理により、ゲート電優65中に 導入された砒素等の不純物も活性化する。その結果、ゲート電優65の抵抗は電極として使用できる程度まで下 がる。

【0009】次に希弗酸等を用いてソース/ドレイン拡 散層68およびゲード電極65の表面に残存している自 然酸化限、ケミカルオキサイド限等のシリコン酸化限を 除去した後、図9(d)に示すように、全面にコバルト 限(Co限) 59を堆積する。

[0010]次に図9(e)に示すように、例えばランプアニールによる500で程度の熱処理を行うことで、ソース/ドレイン拡散層58およびゲート電極55の表面とCo膜59とをそれぞれ反応させ、コバルドモノシリザイド(CoSi)膜70を形成する。このとき、素子分離絶縁限(SiO2)度)52およびシリコン金化限。67上のCo膜59は反応せずにCo膜の状態で残った。ままとなる。

【〇〇11】最後に、図9(1)に示すように、硫酸と 過酸化水素水の混合液等のエッチング液を用いて未反応の 〇〇映 69 を除去した後、例えばランプアニールによる 8000程度の熱処理を行うことで、コバルトモノシリサイト(〇〇S)) 映7 0をそれよりも低抵抗のコバルトダイシリサイト(〇〇S)2 映7 1に変化させる。〇〇S(2 映7 1 は、熱処理によって〇〇S) 映7 0が5」とさらに反応することで形成され、〇〇S) 膜7 0の約2倍の映厚を持つ。このようにして、ソース/トレイン拡散層 68 およびゲート電極 65 の上に〇〇S) 2 映7 1 が自己整合的に形成されてなるサリサイト構造のMOSFETが得られる。

(00:12] しかしながら、この種のコバルドサリサイドプロセスには以下のような問題があった。秦子の微細化が通むにつれ、より浅いソースノドレイン拡散層68が必要とされる。そのため、ソースノドレイン拡散層68内に形成する00812 膜71の膜厚は、ソース/ドレインの接合リークが増加しないようにさらなる演棋化が要求されている。

【0013】 CoSi2 限71の薄膜化を進めると、図9(1)の工程後の熱処理により、CoSi2 限71の 凝集が発生しやすくなる。 凝集が発生すると、配線領域上のCoSi2 限71は断線し、著しく配線抵抗が増大する。その結果、素子の正常動作が行えなくなる。

[0014] ここで、凝集について簡単に説明する。 Co.S.i 2 関は通常を結晶の状態であるが、この結晶粒が熱処理により丸くなろうとする現象を示す。 例えば、ソース/ドレイン拡散層およびゲート電極に対して上層がらコンタクトを形成する工程において、一旦 MO SF ET上に堆積した日PS G限等の層間絶縁限をリフローにより平坦化するために、700℃以上の熱処理を必要とする場合がある。

【00.15】このような熱処理を行うと、0: 1μ㎡以下の細いゲート電極上などに形成された30nm程度の 関厚のCos [2] 関は非常に凝集する確率が高くなる。 凝集すると、ゲート電極上のCos [2] 関が断線して、 抵抗が非常に高くなる。したがって、このような抵抗の 高い断線した領域が増えると、正常な回路動作が行えな くなり、LS Iチップの歩管まりが低下する。

[0016] したがって、CoSi2 限7 1の耐熱性を向上させることが必要である。その一つの方法としてCoSi2 限7 1の厚限化があるが、これはソース/ドレイン拡散層68の深さとCoSi2 限7 1の下端が近づいてしまうので、接合リークの増加を引き起こしてしまう。

【0017】他の方法として、CoS・棋70を形成した後、窒素のイオン注入を行って、CoS・棋70とその下のシリコン領域(シリコン基板 5.1、ゲート電極 5.1、サード窒素を退入し、続いて熱処理によりCoS・2.2 膜71を形成する方法が報告されている。

【0018】 この方法により、結晶シリコンからなるシリコン領域上に成映された CoSi2 映71、すなわちソース/ドレイン拡散層58上のCoSi2 映71の熱。耐性を大きく向上させることが可能である。

【00.19】しかしながら、本発明者等の研究によれ は、この種の方法は、結晶粒界が存在するポリシリコン からなるシリコン領域上、すなわちゲード電極ら5上の CoCoSi2限71は断線が起こることが判明してい る。

【0020】図10は、本発明者等が行ったCoSi2 関の耐熱性の実験結果を示す図である。実験方法は以下 の通りである。まず、CoSi限70まで形成したMO SFETに窒素イオン注入を行い、その後熱処理を行っ てCoSi2 限71を形成する。続いて過剰な熱処理を 行ってCoSi2 限71の凝集を発生させやすくし、窒 素のイオン注入の有無での凝集の違いをはっきりさせ た。

【0021】凝集の発生の有無は、結晶シリコンからなる細線パターシ上に形成した Coシリサイド、ポリシリコンからなる細線パターシ上に形成した Coシリサイドのそれぞれのシート抵抗 ps (Ωノロ)を、ヴェハ面内の多数のチップで測定して評価した。

【0022】図10の各グラフの縦軸は上記微細パターン上のCoダイシリサイドのシート抵抗(ログロ)、横軸は測定した微細パターンの幅は(μm)をそれぞれ示している。

【0023】図から、室恭イオン注入を行わなかった場合、微細パターンの幅d (i m) が細くなるにつれて、ソースアドレイン拡散層およびゲート電極上のどちらにおいてもシート抵抗が上昇してしまうチップが増加することが分かる。この抵抗が増加したチップは、CoSi 関が凝集により断線したチップである。

【0024】 - 方、窒素のイオン注入を行った場合、微細パターンの偏d (µm)が細くなっても、ソース/ドレイン拡散層上のCoSi2 限、すなわち結晶シリコンからなる微細パターン上のCoSi2 既のシート抵抗が上昇するチップが少なく、凝集が抑制されていることが分かる。しかじ、ゲート電極上、すなわちポリシリコンからなる微細パターン上のCoSi2 既が凝集するチップが多数発生していることが明確に分かる。

[0025] すなわち、本発明者等の実験結果から、従来のCoSI 映中に空素をイオン注入する方法は、ソース/ドレイン拡散層(単結晶シリコン)上に形成したCoSI2 映の耐熱性は向上できるが、ゲード電極(ポリシリコン)上に形成したCoSI2 映の耐熱性は向上できず、ゲート電極上のCoSI2 映の凝集が問題となることが判明した。

【0026】、さらに、上記方法には以下のような問題もあった。ボロンにより形成された「型ソース/ドレイン拡散層中に窒素を注入すると、ボロンと窒素とが結合するために、ホールの活性化率が低下する。したがって、CoSi2 膜と「型ソース/ドレイン拡散層との界面に窒素が注入されるほど、CoSi2 膜と「型ソース/ドレイン拡散層との界面のコンタクト抵抗は増入する。

[0027] 上記コンタクト抵抗の増加はMOSFET の寄生抵抗を増加させ、その結果として駆動力の高いMOSFET 下を作製することが困難になる。また、ポロンを含む p型ポリシリコン膜からなるゲート電極に窒素を注入すると、同様の理由により、ホールの活性化率が低下し、その結果としてしきい値電圧の上昇や、しきい値電圧のばらづきといった問題が起こる。

【00.28】ところで、図9(c)の工程において、不純物の活性化を1000で、10秒程度の熱処理で行う場合、いくらイオン注入エネルギーを低くしても、熱処理温度が高すぎるために、エクステンション拡散層56の接合深さを50~30nm以下にすることは不可能である。

[0029] このように接合深さを浅くする理由は、エクステンション拡散層 5.6 の浅接合化な しにケード 長の縮小のみを行うと、トランジスタ特性に短チャネル効果という素子特性の劣化現象が生じてしまったのである。特にゲート長が1.00 nm以下の世代になると、エクステンション拡散層 6.6 の接合深さを5.0~30 nm以下と非常に浅くすることが必要となる。

【0030】エクステンション拡散層56の接合深さを 浅くするためには、熱処理工程を低温で行えば良い。しかし、熱処理工程を9000で、10秒程度まで低温化した場合、ゲート電極65やソース/ドレイン拡散量58 に導入した不純物の活性化率が低下したり、ソース/ドレイン拡散量68に注入した研索等の不純物による結晶 欠陥が回復しきれないという問題が生じる。

【10031】上記不純物の活性化率の低下や、イオン注

入による結晶欠陥が回復しきれないという問題は、CMOS素子を形成しようとする場合、同一シリコン基板上に並行して形成するが型のMOSFET素子において、より顕著な問題になり、単純な熱処理の低温化によっても十分な性能を得ることができない。

【0032】図11は、上記問題点を回避することを目的に提案されたMOSFETの製造方法を示す工程断面図である。ここでは、pチャネル型のMOSFETの場合について説明するが、nチャネル型のMOSFETの場合には導入する不純物の導電型を逆すれば、同様に実施できる。

【0033】まず、図11(a)に示すように、p型のシリコン基版81の表面にSTIのための素子分離絶縁 映82を埋め込み形成し、次にリン等の n型の不純物を イオン注入法によりシリコン基版 8 i の表面に打ち込 み、熱処理を行うことで n型のウェル拡散層83を形成

【0034】次に図11(b) に示すように、熱酸化工程等を用いて露出したシリコン基板81の表面にゲート絶縁限84を形成した後、その上にアンドーブのポリシリコン膜を堆積し、これをパターニングしてゲート電極85を形成する。

【のの35】 次に図11(6) に示すように、露出しているシリコン基板81の表面およびゲート電極85の表面に熱酸化によりシリコン酸化膜86を形成し、次に全面にシリコン窒化膜等の絶縁膜を堆積し、これにRIE等の異方性エッチングを施すことにより、ゲート側壁絶縁限(スペーサ)87を形成する。

[0096] 次に同図(c)に示すように、ゲート側壁 絶縁膜9.7およびゲート電極85をマスクにして素子領 域に対して再び囲素等のp型不純物原子をイオン注入法 によって打ち込んだ後、1000で、10秒程度の熱処 理を行うことにより、p型のソースノドレイン拡散層8 8を形成する。

【0037】このとき、ソース/ドレイン拡散層88の 形成時のイオン注入および無処理により、ケート電極8 5中に導入されたp型不純物原子も活性化し、ゲート電 極85はp型の導電性を有するようになる。

【0038】次に図11(d)に示すように、ゲート電極85およびソース/ドレイン拡散層87の表面を覆っているシリコン酸化階86をエッチングにより除去し、その後、周知のサリサイド技術により、ゲート電極85およびソース/ドレイン拡散層88の表面にCoSi2 腱膜89を選択的に形成する。

【0039】具体的には、全面に厚さ15nm程度のCo映(不図示)をスパッタ法により堆積し、500℃、30秒程度の熱処理によりシCoSi映(不図示)を形成し、塩酸または硫酸と過酸化水素水との温合溶液を用いて未反応のCo映をエッチング除去し、その後750℃、30秒程度の熱処理によりCoSi映をCoSi2

膜89に変える。

(00:40] 次に図11 (e)に示すように、熱爆酸を用いてゲート側壁絶縁映97を選択的にエッチング除去し、素子領域に対して再び囲業等の。型不純物原子をイオン注入法によって打ち込ん後、90.0℃、1.0秒程度の熱処理を行うことにより、p型のエクステンション拡散層90を形成する。

[00.41] その後、周知の方法に従って、層間絶縁棋を堆積し、ケート電極85やソース/ドレイン拡散層8 Bに対するコンタクトや配線層を形成し、MOSFETが完成する(図示せず)。

【0042】このような製造方法によれば、図9を用いて説明した製造方法とは異なり、非常に浅いエクステンション拡散層90を形成できるようになり、さらに不純物の活性化率の低下や、イオン注入による結晶欠陥の回復が不十分になるといった問題点も起こり得なくなる。
「0043】しかしなから、この種の製造方法は、以下に説明するような新たな問題点が発生する。

(0044]上記製造方法では、CoSi2 膜89の形成工程の後に、エクステンション拡散層90中の不純物の活性化のための900で、10秒程度の熱処理が、CoSi2 関89に対しても加わることになる。

(00.45) 図 1.2は、図 1.1に示したMOSFETの 製造方法における、Co膜の堆積工程がらエクステンション拡散層中の不純物の活性化工程までの間の、ソース ノドレイン拡散層上の様子を示す工程断面図である。 (00.45) 図 1.2 (a) は素子領域上にスパッタ法で Co離 1.0.0を推移した様子を示し、図 1.2 (b) は5

Co棋 100を堆積した様子を示し、図12(b)は5 000 C、30秒程度の短時間の熱処理によりCo棋 10 0とソース/ドレイン拡散層88とを反応させ、CoS i 棋 101mを形成した様子を示している。

[00.47] 図12 (o) は、未反応のCの既を塩酸または硫酸と過酸化水素水との温合溶液によってエッチンク除去じ、750℃、30秒程度の熱処理によりCoSi限101mをそれよりも低極抗のCoシリサイト既であるCoSi2 膜101dに変化させた様子を示している。CoSi2 膜101dは、同図(o)に示すように多結晶構造を持つ。

【00.48】図.12(d)は、図示しないゲート側壁絡縁膜をエッチング除去し、研索のイオン注入および900元、10秒の短時間の無処理によりソース/ドレイン拡散層88を形成した様子を示している。同図(d)に示すように、ソース/ドレイン拡散層88表面にほぼ一様に形成されていたでの512 膜101dは、CoS12 膜101dの凝集が起こる。

【0049】このようなCoSi2 膜101dの凝集が起こると、本来ソース/ドレイン拡散層やゲート電極のシート掲抗を低減する目的で形成したCoSi2 膜10

1 dのシート抵抗が上昇してしまい、本来の目的が果たせなくなるという問題が生じる。

【0050】この問題に対して、図13に示すような製造工程を用いることにより、回避しようという提案がなされている。

【0051】この製造工程では、まず、図13(e)に示すように、通常通りに素子領域上にスパッタ法でCo膜100を堆積し、次に図13(b)に示すように、500で、30秒程度の短時間の熱処理によってCo膜100とソース/ドレイン拡散層80とを反応させ、CoSi膜101mを形成し、その後未反応のCo膜を塩酸または硫酸と過酸化水素水の退合溶液によってエッチング除去する。ここまでは、図12に示した製造工程と同しである。

[0052] 次に図13(o)に示すように、CoSI 映10.1 m直下に対して、窒素イオン(N+、またはN 2+) をイオン注入法によって打ち込み、窒素原子注入層 102を形成する。

[0053] 次に図13(d)に示すように、750 で、30秒程度の短時間の熱処理を行い、CoS! 膜101 はに変化させる。このとき、基板中にイオン注入された窒素原子は、CoS! 膜101 mからCoS! 2 膜101 dへの変化に伴う体検膨張等によって、多結晶のCoS! 2 膜101 dの感部および結晶粒界部分に偏折し、その結果として高速度窒素領域103が形成される。

[0054] このようにCoSi2 関101dの底部および結晶粒界に高濃度室素領域103によってCoSi2 関101d中のコバルト原子とソース/ドレイン拡散層88中のシリコン原子との相互拡散が抑制される。

[0055] そのため、900℃、10秒程度の短時間の熱処理を行っても、図12(d)に示したようなCoSi2 映101dの凝集は起こりにくくなり、図13(e)に示すように、ほぼ元の形状を保つことができる。

【0056】このような製造工程を用いることにより、 ソース/ドレイン拡散層88上でのCoSi2関101 aの放棄を抑制することは可能となるが、この製造工程 には以下に説明するような問題がある。

【0057】図13に示した製造工程(サリサイトプロセス)におけるCoSi2 関の工程断面図は、ソース/ドレイン拡散層上におけるものであるが、サリサイドプロセスではゲート電極上にもCoSi2 関が自己整合的に形成される。

【0058】図14は、図11に示したMOSFETの 製造方法に図13の製造工程を適用した場合の、Co膜 の堆積工程からエクステンション拡散層中の不純物の活 性化工程までの間の、ゲート領域の様子を示す工程断面 図である。 【0059】図14(6)は図13(6)に対応した図であり、ゲート電極(ポリシリコン映)85上にスパッタ法ででの映100を堆積した様子を示している。 【0060】図14(b)は図13(b)に対応した図であり、500℃。30秒程度の短時間の熱処理により、Co映100とゲート電極105とを反応性させ、

り、COB100とケード電極103とを及応性させ、 COS1膜101mを形成した後、未反応のCO膜を塩 酸または硫酸と過酸化水素水の温合溶液によってエッチ ング除去した様子を示している。

(100.6 f) 図 1 4 (0) は図 1 9 (0) に対応した図であり、COSI膜 1 0 1 m直下に対して、変素イオン(N+: またはN2+) をイオン注入法によって打ち込み、変素原子注入層 1 0 2 を形成した様子を示している

【100:52】図14 (d) は図1.3 (d) に対応した図であり、7.5.0で、3.0秒程度の短時間の熱処理によりいで3.5 i 膜1.01 mをで3.5 i 膜1.0.1 d に変えるとともに、高速度変素領域1.03を形成した様子を示している。

(0063) このとき、ゲート電極85中に注入された窒素原子は、上記無処理により、まずゲート電極85である参結品シリコン膜の結晶粒界に偏折するため、図13 (d) に示したで型ソースメドレイン拡散層98上の場合と異なり、ゲート電極85であるポリシリコン膜の結晶粒界に折出してできた高濃度窒素領域103が、CoSi限10.1mからCoSi2.膜101dへの変化を阻害し、その結果として上記結晶粒界に沿って、CoSi2.膜101dの膜厚が薄くなる。

[00:64] このような局所的に限厚が強いCoSI膜 1:01 dが形成されると、例え耐熱性が向上し凝集が抑えられたとしても、CoSI2 膜101.dのシート抵抗 は悪しく上昇するという問題が起こる。

【00.65】上記問題は、形成直後のCoSi2 関1.01 dの形状が、関厚が強い部分が多い形状の場合に特に顕著になる。何故なら、このような形状の場合、CoS+2関101 dをゲート電極85であるポリシリコン関との界面の面検が著しく大きくなり、凝集が非常に起こりやすくなる。その結果、CoSi2 関101 dの底面および結晶社界に折出した高濃度室素領域103による凝集抑制効果が打ち消されてしまうからである。したがって、ゲート電極上のCoSi2 関のシート抵抗を低く保つためには、上記製造方法では不十分である。

[00:66]

【発明が解決しようとする課題】上述の如く、従来より、種々の〇〇ST2 膜のサリサイドプロセスを用いた 微細なM〇SFETの製造方法が提案されていたが、耐熱性等の点で問題があって〇〇Si2 膜による医抵抗化の効果が十分に得られないという問題があった。

[0067] 本発明の目的は、上記従来の製造方法より もCoS i 2 陕による低抵抗化の効果を享受できる半導 体装置の製造方法を提供することにある。

[0068]

【課題を解決するための手段】本頭において開示される 発明のうち、代表的なものの概要を具体的に簡単に説明 すれば下記の通りである。

【0069】すなわち、上記目的を達成するために、本発明では、例えばポリシリコンゲートのMOSトランジスタのO6サリサイドプロセスにおいて、コバルトモノシリサイド映画たはコバルドダイシリサイド映画中に例えばイオン注入法により炭素等の窒素以外の元素を注入する。

【〇〇7〇】発明の実施の形態で詳説するように、上記の如き、炭素等の窒素以外の元素を注入することで、単結晶シリコンからなるソース/ドレイン拡散層の他に、ポリシリコンからなるゲート電極上におけるコパルトダイシリサイド膜の耐熱性を効果的に向上でき、その結果として従来よりも〇〇3~2 (関による低抵抗化の効果を発揮できるようになる。

【ロロチャ】また、本発明では、例えばポリシリコンゲートのMO SトランジスタのCoサリサイドプロセスにおいて、コバルトモンシリサイド膜を自己整合的に形成する前に、イオン注入によりソース/ドレイン拡散層中にインジウムまたはガリウムを注入し、その後コバルトモンシリサイド膜を形成し、さらに熱処理によりコバルトモンシリサイド膜をより低抵抗のコバルトダイシリサイド膜に変える。

【〇〇72】発明の実施の形態で詳説するように、上記の如き、ソース/ドレイン拡散層中にインジウムまたはガリウムを注入することで、コパルトダイシリサイド限をソース/ドレイン拡散層との間のコンタクト抵抗の増加を招くことなく、コパルトダイシリサイド限の耐熱性を効果的に向上でき、その結果として従来よりも〇〇Si2 膜による低抵抗化の効果を発揮できるようになる。【〇〇73】また、本発明では、例えばポリシリコンゲートのMOSトランジスタの〇〇サリサイドプロセスにおいて、コパルドダイシリサイド限のであるソースノドレイン拡散層およびゲート電極中に子の窒素を導入して、コパルトダイシリサイド限のが集を防止する際に、無処理によりコパルトモノシリサイド限をコパルトダイシリサイド限に変える前に、変素が導入されるゲート電極のポリシリコンからなる争結晶領域を非晶質化する。

[0074] 発明の実施の形態で詳認するように、上記の加き、空未が導入されるケート電極のポリシリコンからなる多結晶領域を非晶質化することで、空素がポリシリコンの結晶社界に抗出するという現象が無くなり、空素を導入することによる得られるコパルトダイシリサイト膜の凝集抑制等の効果を十分に得ることができ、その結果として従来よりも CoSi2 膜による低抵抗化の効果を発揮できるようになる。

【0075】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。

[0076]

【発明の実施の形態】以下、図面を参照しながら本発明の実施の形態(以下、実施形態という)を説明する。

【0077】 (第1の実施形態) 図1は、本発明の第1の実施形態に係るMOSFETの製造方法を示す工程断面図である。

(00.78] ます、図1 (a) に示すように、n型単結品シリコン基板(以下、単にシリコン基板という。) 1の表面にドライエッチングによりトレンチを形成し、このトレンチ内にSTIのための素子分離絶縁膜2を埋め、込み形成し、次に素子分離絶縁膜2により規定されたシリコン基板1の素子形成領域内にp型のウェル拡散層3を形成する。

【0079】なお、本発明において、単結晶とは絶対的な意味での単結晶でなく、例えばイオン注入等により結晶欠陥(格子欠陥)や、プロセス途中で格子定数のずれなどが生じたものも含む。すなわち、ポリシリコン膜等に対しての相対的な意味での単結晶である。例えば、シリコン基板1に形成したソース/ドレイン拡散層は単結晶である。

(0080] 素子分離絶縁限2はシリコン酸化限または Siの熱膨張係数(約3 ppm/K)に近いSiNO限 などの絶縁限であり、その成膜方法は堆積法または途布法である。 素子分離絶縁限2の埋め込み形成は、全面に素子分離絶縁限2としての絶縁限を形成した後、トレンチ外の不要な絶縁限をCMP法またはMP法を用いて除去することで行う。

(008 **) 次に図1 (6) に示すように、ゲート絶縁 関4を形成した後、その上にアンドーブのポリシリコン 関を堆積し、これをRIE等の異方性エッチングを用いてパターニングしてゲート電極5を形成する。ゲート絶縁関4は、例えば厚さ2~10nm程度の酸化関または、変化酸化関であり、それぞれ熱酸化または熱変化酸化により形成する。ゲート電極5の形成後に、熱酸化によりゲート電極5下面の角部を丸めるという、後酸化を行っても良い。これにより、ゲート電極5下面の角部における電界集中を防止できる。

【0082】次に同図(b)に示すように、例えば砒素のイオン注入と熱処理によって、n型の浅いソース/トレイン拡散層(エクステンション拡散層)6を形成する。ここでは、イオン注入により砒素の導入を行ったが、プラズマドーピングまたは気相拡散により砒素の導入を行っても良い。上記熱処理は、すなわち砒素を電気的に活性化するための熱処理は、例えば100℃/sec以上の昇温速度で昇温可能なRTAによる、800~900℃、30秒以下の熱処理である。

【0083】次に図1(c)に示すように、全面にシリ

コン室化膜を堆積し、これにRIE等の異方性エッチングを施すことにより、ゲート側壁絶縁膜(スペーサ)としてのシリコン室化膜がを形成する。シリコン室化膜がの代わりにシリコン室化酸化膜を形成しても良い。ゲート側壁絶縁膜の膜厚は10~100mm程度である。

【0084】次に同図(c)に示すように、シリコン室化映7およびゲート電極5をマスクにして例えば世来のイオン注入を行い、統いて例えば100℃/sec以上の昇温速度で昇温可能なRTAを用いて、800~900℃で30秒以下の熱処理を行うことで、エクステンション拡散層6よりも深い「型のソース/ドレイン拡散層8を形成する。このとき、ソース/ドレイン拡散層8の形成時のイオン注入および熱処理により、ゲート電極5中に導入された世未等の不純物も活性化し、ゲート電極5の抵抗は電極として使用できる程度まで下がる。

【0086】次に図1(e)に示すように、例えばランファニールによる500℃程度の熱処理を行うことで、ソース/ドレイン拡散層8およびゲート電極5の表面とこの映9とをそれぞれ反応させ、CoSI膜10を形成する。

【0087】上記熱処理を空素雰囲気中で行う場合、C。 の映9の表面またはその上に堆積したT(映などが後の 空素雰囲気中の熱処理で空化されないようにするため、 T(映などの上部にさらにT(N映など、空素等の雰囲 気に対するパリア映を堆積しても良い。

【0088】次に素子分離絶縁既 2およびシリコン変化 限7上の Co 限9は反応せずに Co 限の状態で残ったままとなるので、これらの未反応の Co 限9を硫酸と過酸化水素水の温合液等のエッチング液を用いて除去する。 【0089】次に同図 (e) に示すように、Co らにでいる。 では、Co らにでは、Co らに、同節絶縁限の堆積工程など、熱負荷が伴う工でを経て、すなわち従来方法ではCo らに2 限の凝集が起こる工程を経て DRA M等の実際の半導体チバイスが

完成する。

(00.90) ここで、CoSi2 膜 1 1 に変えるための 熱処理の前に、CoSi膜 1 0中に炭素またはキセノン を予め導入した理由は、従来技術で問題となるゲート電 値 (ポリシリコン膜) 1 0上のCoSi2 膜 1 1 の耐熱 性を向上でき、上記熱負荷を伴なう工程によるCoSi 2 膜 1 1 の凝集を効果的に防止でき、その結果としてCoSi2 膜 1 1 によるシート抵抗の低減効果を十分に待 られるからである。

(100:91) 図2は、本発明者等が行ったCoSi 限中に炭素またはキセノンを導入した場合のCoSi2 限の耐熱性の実験結果を示す図である。実験方法は、熱処理前にCoSi時に炭素またはキセノンを導入したことを除いて、図10で説明した実験方法と同じである。

[10092] 図2および図10から、従来のイオン注入無しおよび窒素のイオン注入を行った試料に比べて、本発明の炭素またはキセノンのイオン注入を行った試料・は、圧倒的に凝集が抑制されていることが分かる。

[0093] また、図3に示すように、キセノンのイオー シ注入においては、さらに密索または炭素のイオン注入 を行うと、さらに及集が抑制されることが発見された。 【00.94】このときのイオン注入条件は、深さ方向の。 キセノンまたは炭素の濃度のピークがCoSI膜と下層 のポリシリコン膜との界面近傍、またはそれよりも上の 領域のCoSi膜中になるようにすることが望ましい。 【00.95】その理由は、さらに深い位置に、すなわち 上記界面近傍から離れた領域のポリシリコン膜中にキセ ノンまたは炭素の濃度のピークが存在するようにする と、凝集はより抑制されるが、 Co S 12 膜とポリシリ コン膜との界面のコンタクト抵抗が増大するためであ る。上記効果は界面のみならず、そこから多少離れた領 域でも待られるので、界面近傍等という表現を用いた。 【00.96】さらに本発明者等の研究によれば、上記ピ - ク濃度はキセノンの場合には 1 × 1 014c m2 以上、 炭素の場合には 1 × 1 ロ15 c m2 以上であることが好ま しいことも明らかになった。

[00.97] また、ドーズ量は、凝集を抑制できる最低限に留めることが望ましい。これもドーズ量の増加で凝集がより抑制される反面、コンタクト抵抗が増加するためである。具体的には、1×10.14/om2以上5×15/om2以下が望ましい。

【0098】ここでは、CoS12 棋の耐熱性の向上のために、キセノンまたは炭素のイオン注入を行ったが、クリプトン、ネオン、アルゴン、アンチモンまたはインジウム等の窒素以外のイオン注入を行っても良い。この場合、クリプトン、ネオン、アルゴンの好ましいピーク 遊度は 1 × 1014c m2 以上、アンチモン、インジウムの好ましいピーク強度は 1 × 1015c m2 以上である。【0099】上述したように本実形形態によれば、CoSi2 関の耐熱性を向上でき、このことは、微細MOS

FETの製造プロセスを構築するための自由度を増失させ、その結果として微細MOSFETを含むギガ世代以降のDRAM等の超高集積化半導体デバイスの実現が容易になる。このような効果はCoSi2 膜の耐熱性を向上できる他の実施形態でも得られる。

[0100] (第2の実施形態)図4は、本発明の第2の実施形態に係るMOSFETの製造方法を示す工程断面図である。なお、図1と対応する部分には図1と同一符号を付してあり、詳細な説明は省略する。本実施形態が第1の実施形態と異なる点は、CoSi限をCoSi2 限に変えるための熱処理工程の後に、キセノンのイオン注入工程を行うことにある。

[0101] まず、第1の実施形態で説明した(図1(e)~(e))までの工程、すなわちCoSi膜10の形成工程までを行う。

[0103] 次に図4(b)に示すように、例えばランフアニールによる800で程度の熱処理を行うことで、CoSi関10をそれよりも低抵抗のCoSi2関11年に変えた後、CoSi2関11中にキセノンをイオン注入し、ソース/ドレイン拡散層8上およびゲート電極5の上にCoSi2関11が自己整合的に形成されてなるサリサイド構造のMOSFETが完成する。実際のプロセスでは、この後に、層間絶縁関の堆積工程など、無負荷が伴う工程を捏て、すなわち従来方法ではCoSi2関の凝集が起こる工程を捏てDRAM等の実際の半導体デバイスが完成する。

【0104】ここで、CoSI膜10をCoSI2膜11に変えた後に、CoSI2膜11中にキカノンを導入した理由は、従来技術で問題となるゲート電極(ポリシリコン膜)10上のCoSi2膜11の耐熱性を向上でき、後工程の熱負荷が伴う工程におけるCoSi2膜11の放集を効果的に防止でき、その結果としてCoSi2膜11によるシート抵抗の低減効果を十分に得られるからである。

【0105】図5は、本発明者等が行った。CoS.i2 既の形成後に同限中に元素(キセノン、キセノン+炭 素、キセノン+窒素)を導入した場合、および元素を導 入しない場合のCoSi2 限の耐熱性の実験結果を示す 図である。実験方法は、不純物の導入をCoSi2 限の 形成後に行ったことを除いて、図10で説明した実験方 法と同じである。

【0106】図5に示すように、従来のイオン注入無しおよび金素のイオン注入を行った試料に比べて、本発明のキセノンのイオン注入を行った試料は、圧倒的に凝集が抑制されていることが分かる。また、キセノンのイオン注入においては、同図に示すように、さらに金素または炭素のイオン注入を行うと、さらに凝集が抑制されたことが発見された。

【0107】このときのイオン注入条件は、深さ方向のキセノンの濃度のピークがCoSi2、映の素ん中付近にすることが望ましい。その理由は、さらに深い位置にキセノンの濃度のピークが存在すると凝集はより抑制されるが、CoSi2、映とポリシリコン映との界面のコンタクド抵抗が増大するためである。

【0108】また、ドース量は、凝集を抑制できる最低 限に留めることが望ましい。これもドース量の増加で凝 集がより抑制される反面、コンタクト抵抗が増加するためである。具体的には、1×1014/em2以上5×15 /em2以下が望ましい。

【ロ109】 ここでは、CoSi2 関の耐熱性の向上のために、キセノンのイオン注入を行ったが、クリプトン、ネオンまたはアルゴン等の他の窒素以外の元素のイオン注入を行っても良い。本実施形態の方法は、第1の実施形態の方法に比べて、コンダクト抵抗の低減化の点でより優れている。逆に第1の実施形態の方法は、本実施形態の方法に比べて、凝集抑制効果の点でより優れている。

【0110】(第3の実施形態) 前述したように、従来のサリサイド技術の中には、ゲート電極(ポリシリコン)上のCoSi2 既の耐熱性を向上させることができないという問題の他に、CoSi2 既とソースンドレイン拡散層(結晶シリコン)との界面のコンタクト抵抗が著しく増加するという問題もある。

【0111.】本実施形態では、上記二つの問題を解決できるpチャネル型のMOSFETの製造方法について、図6を用いて説明する。なお、図1と対応する部分には図1と同一符号を付してあり、詳細な説明は名略する。ただし、本実施形態ではpチャネル型のMOSFETを製造するので、p型のウェル拡散層3がn型のウェル拡散 8月3になるなど、英電型は第1の実施形態と逆になる

【0112】まず、第1の実施形態で説明した図1

(a) ~ (b) の工程を行う。次に図6(a) に示すように、ゲート側壁絶縁膜(スペーサ)としてのシリコン窓化膜7を形成した後、ボロンおよびインジウムのイオン注入と熱処理を行って、ソース/ドレイン拡散層8を形成する。上記ボロンおよびインジウムは、ゲート電極・5であるボリシリコン膜中にも築入される。

[0113] この後は、周知のプロセスと同じであり、 図6(b)に示す Co限5の堆積工程、図6(c)に示す CoSI限10の形成工程、図6(d)に示す CoSI 12限11への変換工程が続く・実際のプロセスでは、 この後に、層間路縁関の堆積工程など、熱負荷が伴う工程を経て、すなわち従来方法では CoSI2 関の凝集が とる工程を経て DRAM等の実際の半導体デバイスが 会成する

【O 1 1 4】図 6 (a)の工程において、p型不純物と してポロンの他にインジウムも注入した理由は、従来技 術で問題となるケート電極(ポリシリコン膜) 5上の CoSi2 関1 1の耐熱性を向上でき、がつ CoSi2 関1 1 1とソース/ドレイン拡散層 8との界面のコンタクトの増加を抑制できるからである。

[01 15] 図7は、本発明者等が行ったCoSi2 関の耐熱性の実験結果を示す図である。実験方法は以下の通りである。ます。CoSi関10まで形成したMOSFETにボロンのみをイオン注入した試料と、ボロンとインジウムをイオン注入した試料を作成し、その後熱処理を行って上記それぞれの試料のCoSi関10をCoSi2 関11に変える。続いて週剰な熱処理を行ってCoSi2 関11の凝集を発生させやすくし、インジウムのイオン注入の有無での凝集の違いをはっきりさせた。インジウムのドーズ重は1×1014/cm2 以上とした。

[01.17] 図7の各グラフの縦軸は上記微細パターン上のCoSI2 限のシート抵抗 (0/ロ)、 横軸は測定した微細パターンの幅は (μm) をそれぞれ示している。図から、ボロンに加えてインジウムも導入することでCoSi2 の凝集を十分に抑制できることが分かる。 [01.18] さらに本発明者等の研究によれば、インジウムのドーズ章を好ましくは 1×1015/cm2 以上、さらに好ましくは 1×1016/cm2 以上に設定することにより、CoSI2 限の凝集をより効果的に抑制できることを発見した。

【0119】インジウムのイオン注入の深さ方向の漁度のピークは、CoSi2 既とポリシリコン既(またはジリコン基切)との界面、またはそれよりも浅い位置であることが好ましい。

【0120】ここで、発明者等の研究によれば、インジウムのイオン注入の深さ方向の遺度のピークを、CoSi2 膜とポリシリコン膜等との界面、またはそれよりも浅い位置にしても、CoSi2 膜とポリシリコン膜等との界面のコンタクト抵抗の増加は認められないことを確認した。これは、インジウムはシリコン中で「型不純物となるからであると考えられる。

【0121】以上述べたように本実施形態の方法を用いると、コンタクト抵抗の増加を招くことなく、 CoSI 関11の投集を抑制できる。さらに、本実施形態の方法を用いると、CoSI関10やCoS2関11中にイオンを注入しなくで済むため、イオン注入装置による他製品へCoによる金属汚染の問題が無なる。その結果、メタルの汚染が問題となる他製品とイオン注入装置との退用が可能になり、生産コストを削減可能である。【0122】なお、本実施形態ではインジウムを用いた

が、その代わりにガリウムを用いても良い。すなわち、 ポロンより質量数の大きいシリコン中で p型不純物となる元素を用いれば良い。

[0123]また、本実施形態では、表面がポリシリコンからなるケート電極、すなわちポリシリコンゲートの場合について説明したが、メタルゲートであっても良く、その場合、ダマシンゲート構造を採用すると微細化を容易に行える。

【0124】(第4の実施形態)図8は、本発明の第4の実施形態に係るMOSFETの製造方法を示す工程断面図である。図8は、図11に示したMOSFETの製造方法に本発明を適した場合の、ゲート電極としてのポリシリコン膜の堆積工程からエクステンション拡散層中の不純物の活性化工程までの間の、ゲート領域の様子を示す工程断面図である。ここでは、上記MOSFETがpチャネルのものとして説明する。

【0126】次に図8(b)に示すように、全面に Co 限25をスパッタ法により堆積し、非晶質シリコン限2 4の表面が Co限25で覆われた半導体構造を形成する。

(0127) 次に図8(o)に示すように、500で、30秒程度の短時間の熱処理を行いての限25と非晶質シリコン限24を反応させ、非晶質シリコン限24の表面にCoSI限26を形成する。この後、通常のサリサイドプロセスと同様に、未反応のCo限(不図示)を塩酸または硫酸と過酸化水素水との温合溶液によってエッチング除去する。

[0128] 次に図8(d)に示すように、CoSI関26を介して非晶質シリコン既24中に密素イオン(N・またはN2+)をイオン注入法によって打ち込み、CoSi限26の直下の非晶質シリコン联24内に高濃度の密素原子注入層27を形成する。このとき、密素インの導入される領域が、図8(e)の工程でシリコンのイオン注入によって形成した非晶質シリコン联24中となるようにする。ここでは、密素イオンを導入したが、シリコンとの結合力がCoよりも強いものであれば、他のイオンを導入しても良い。また、これらの元素の注入条件は、注入した元素の過半数が、非晶質シリコン既24およびシリコン基板1の中に導入される条件が好ましい。

【0129】次に図8(e)に示すように、750た、30秒程度の短時間の熱処理を行いての8i膜26をそれよりも低極抗のでの8i2膜28に変化させる。このとき、注入された窒素原子は、図14で説明した従来技術とは異なり、ポリシリコン膜23の結晶粒界に偏析することができないために、CoS+2膜28の底部にのみ集中する。

【0130】したかって、図14で説明した従来技術とは異なり、CoS 2 膜28の不均一成長を抑制することができ、かつCoS 2 膜28の耐熱性を向上できるという当初の目的も満たすことができ、その結果としてCoS 12 膜28による低抵抗化の効果を十分に得ることができるようになる。

【0131】本実施形態では、ゲート電極としてのポリシリコン限23上でのCoSI2 限28の形成について説明したが、同時にCoSI2 限を形成する、p型のソース/ドレイラ拡散者上でも、図13に示した従来技術と同様の効果が得られるために、CoSI2 限の耐熱性は向上する。

我们的表现在 1000

[0132]また、本実施形態は、nチャネル型のMO SFETでも、予め導入する不純物種が変わるだけで同様に行うことができる。

[0133]また、本実施形態では、ポリシリコン膜23の表面の非晶質化に用いるイオンとしてはシリコンイオンを用いたが、例えばゲルマニウム、アルゴン、クリフトンまたはキセノンのイオンのように、シリコン中で電気的に中性または不活性なイオンを打ち込んでも良い。これらのイオンの場合、マスクを用いずに済む。もちろん、必要であればマスクを用いて選択的に打ち込んでも良い。

【013.4】ポリシリコン酸23の表面の非晶質化に用いる他のイオンとしては、 pチャネル型のMOSFETの場合、例えば硼素、ガリウムまたはインジウム等のドーパントとなる元素のイオン、nチャネル型のMOSFETの場合、リンや砒素、アンチモン等のドーパントとなる元素をマスクを用いて選択的に打ち込んでも同様の効果が得られる。

【0135】また、本実施形態では、ゲート電極としてのポリシリコン膜23の表面の非晶質化を、図8(a)に示したように、Co膜25のスパッタ成膜前に行っているが、図8(b)におけるCo膜25のスパッタ形成直後、図8(c)における500℃、30秒の短時間の熱処理後によりoS:膜27を形成した直後、または少なくとも図8(d)で示した窒素原子をイオン注入する以前に行えば、ほぼ同様の効果を得ることができる。

 - kと呼ばれている新材料を使用しても良い。

「ロ137」また、上記実施形態では、上面がポリシリ、コンからなるゲート電極が、ポリシリコンゲートの場合について説明したが、ポリサイドゲート、ポリメタルゲートであっても良い。

【0138】さらに、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらにまた、上記実施形態には種々の段階の発明が含まれており、関示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明の効果の棚で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。

[:0i39]

1. (発明の効果) - 以上詳認したように本発明によれば、従来のCoサリサイドプロセスに比べ、CoSi2 膜による低抵抗化の効果が高いMOSFETを備えた半導体装置の製造方法を実現できるようになる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係るMOSFETの 製造方法を示す工程断面図

【図2】 CoSi膜中に炭素またはキセノンを導入した場合のCoSi2 膜の耐熱性の実験結果を示す図

【図3】 CoSi膜中にキセノンと、窒素または炭素とを導入した場合のCoSi2 膜の耐熱性の実験結果を示す回

【図4】本発明の第2の実施形態に係るMOSFETの 製造方法を示す工程断面図

【図5】 CoS 12 膜の形成後に同映中に元素(キセノン、キセノン+ 炭素、キセノン+ 窒素)を導入した場合、および元素を導入しない場合のCoS 12 膜の耐熱性の実験結果を示す図

【図6】本発明の第3の実施形態に係るMOSFETの製造方法を示す工程断面図

【図8】 本発明の第4の実施形態に係るMOSFETの 製造方法を示す工程断面図

【図9】従来のコバルトサリサイドプロセスを用いたM OSFETの製造方法を示す工程断面図

【図10】 窒素イオンを注入した場合および注入しない場合のソース/ドレイン拡散層(単結晶シリコン) およびゲード電極(ボリシリコン)のサイズとシード抵抗との関係を示す図

[図1 i] 従来の他のコバルトサリサイドプロセスを用いたMOSFETの製造方法を示す工程断面図

[図12] 図11に示した従来の他のMOSFETの製

造方法の問題点を説明するための工程断面図

【図13】図11に示した従来の他のMOSFETの製造方法の改良方法を説明すための工程断面図

【図14】図13に示した改良方法の問題点を説明する

ための工程断面図

【符号の説明】

1 …シリコン基板

2…未子分離絕縁膜

3…ウェル拡散層

4…ケート絶縁膜

5…ゲート電極

6…エクステンション拡散層

フ…シリコン室化膜(ゲート側壁絶縁膜)

8…ソース/ドレイン拡散層

9 ··· C o 陕

1:0 ··· ÇoŚ i 陕

11. CoS12 膜

2 1 … シリコン基板、

2 2 … ゲート絶縁膜

23…ポリシリコン膜

24…非晶質シリコン膜

25...Co膜


2:5··· CoS i 膜

2.7 … 空素原子注入層


28…CoSi2 陕

【図1】


(⊠ 4




[図2]




(E 3)



[図6]




[図7]




(2 8)


January 1955年まります。










(**2**9)



[図1:0]







FC19 FC21